

ENCODING METHOD OF DATA FIELD, EXTENDING METHOD OF INFORMATION FIELD AND COMPUTER SYSTEM

Patent Number: JP2001142694
Publication date: 2001-05-25
Inventor(s): DEBBAGE MARK
Applicant(s): HITACHI LTD
Requested Patent: ☐ JP2001142694
Application JP20000282611 20000918
Priority Number(s):
IPC Classification: G06F9/30; G06F9/32;
EC Classification:
Equivalents:

Abstract

PROBLEM TO BE SOLVED: To extend a range using a reservation bit under restriction that backward compatibility is maintained with the existing instruction set.

SOLUTION: This invention includes a method to extend an information field by a computer instruction with plural fields. One field of the computer instruction is provided with an operation code and other fields are respectively provided with the reservation bit 120. The reservation bit is combined with the information field in an extension field. By the combination, the information field with N bits is loaded on a first storage position of N+M bits and the reservation field with M bits is loaded on a second storage position of N+M bits. The information field in the first storage position is sign extended 116, the second storage position is shifted to left by N bits and shifted to zero at the right end. Exclusive OR operation 124 is implemented by the first storage position with the second storage position to direct to an field is guided. The result is the backward compatible extension field.

Data supplied from the esp@cenet database - I2

【特許請求の範囲】

【請求項1】 複数のフィールドを有する第1コンピュータ命令で、データフィールドをエンコードする方法であって、

前記命令内に任意の未使用データビットが存在するか否かを決定し、

前記未使用ビットのサブセットを使って前記データフィールドを拡張データフィールド内に拡張し、

複数のフィールドを有し、前記拡張データフィールドを使った第2コンピュータ命令が、前記データフィールドを用いた前記第1コンピュータ命令と後方互換であることを特徴とするデータフィールドのエンコード方法。

【請求項2】 請求項1記載の方法であって、前記第2コンピュータ命令が、前記第1コンピュータ命令と同じ演算コードを含むことを特徴とするデータフィールドのエンコード方法。

【請求項3】 請求項1記載の方法であって、前記未使用ビットが予約ビットを含むことを特徴とするデータフィールドのエンコード方法。

【請求項4】 請求項1記載の方法であって、前記データフィールドが即値オペランドであることを特徴とするデータフィールドのエンコード方法。

【請求項5】 請求項1記載の方法であって、前記データフィールドがディスプレースメントであることを特徴とするデータフィールドのエンコード方法。

【請求項6】 請求項1記載の方法であって、前記サブセットが適当なサブセットであることを特徴とするデータフィールドのエンコード方法。

【請求項7】 複数のフィールドを有するコンピュータ命令で、情報フィールドを拡張する方法であって、オペコードを含んだ前記複数のフィールドのうち第1フィールドを評価し、

もし前記複数のフィールド内に少なくとも1つの予約フィールドが存在するならば、拡張フィールド内に前記予約ビットと前記情報フィールドとを組合せ、

前記オペコードによって示された演算内で前記拡張フィールドを使用することを特徴とする情報フィールドの拡張方法。

【請求項8】 請求項7記載の方法であって、前記拡張フィールドが前記情報フィールドと後方互換であることを特徴とする情報フィールドの拡張方法。

【請求項9】 請求項7記載の方法であって、前記情報フィールドが、即値オペランドとディスプレースメントとを含んだグループから選択されることを特徴とする情報フィールドの拡張方法。

【請求項10】 請求項7記載の方法であって、前記組合せが、長さNビットである前記情報フィールドを、第1記憶位置にロードし、長さMビットである前記予約フィールドを、第2記憶位置にロードし、

前記第1記憶位置内に前記情報フィールドを符号拡張し、

前記第2記憶位置をNビットだけ左にシフトし、

前記第1記憶位置を前記第2記憶位置と一緒にビットワイズで排他的論理和をとって (Bitwise exclusive ORing) 前記拡張フィールドを引き出し、

前記第1及び第2記憶位置が少なくともM+Nビットを有することを特徴とする情報フィールドの拡張方法。

【請求項11】 コンピュータ命令で情報フィールドを拡張するためのコンピュータシステムであって、

記憶装置と、プロセッサとを備え、

前記記憶装置が複数の記憶位置を含み、第1記憶位置が前記コンピュータ命令の前記情報フィールドを有し、第2記憶位置が前記コンピュータ命令の予約ビットを有し、

前記プロセッサが、前記第1記憶位置内に前記情報フィールドを符号拡張する符号拡張装置と、

前記第2記憶位置内で前記予約ビットを左にシフトするシフトと、

前記第1記憶位置と前記第2記憶位置とを組合せる論理XORゲートとを有することを特徴とするコンピュータシステム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、一般にコンピュータ命令セットアーキテクチャに関し、特に、現存する情報フィールドの拡張を可能にするアーキテクチャ (コンピュータ命令データフィールドをエンコードするための方法) に関する。

【0002】

【従来の技術】ここ10年間に渡るコンピュータアーキテクチャでは、各命令がたった1回の演算サイクル内で理想的に実行されるRISC (縮小命令セットコンピュータ) デバイスが、一般的になってきている。RISCアーキテクチャは、標準的なアーキテクチャ及び命令セットを有するコンピュータに対して、次の点で優勢である。即ち、その点は、コンピュータが、より短い時間内に頻繁な演算の実行を可能にするために、非常に速いデータ処理速度の性能を有する点である。RISCデバイスは16ビット命令セットから始まり、32ビット命令セットアーキテクチャまで成長した。従って、RISCアーキテクチャのセットが、特別な特徴、例えばマルチメディア、グラフィクス、又は64ビットデータを考慮するように、長い年月の間に増加するので、後方互換性のある方法でそのような拡張を達成することが非常に有利である。予約ビットの供給によって、将来的な拡張に対する一層の柔軟性が与えられる。

【0003】典型的な命令セットは、即値 (イミディエイト) オペランド、又はアドレスディスプレースメント (変位) を使った命令を有する。例えば、即値命令は、

算術命令のオペランドである命令のフィールド内の値を、又は、メモリをアクセスするムーブ又はロード命令用のメモリオフセットへオフセットを運ぶ。ひとたびその値のサイズが例えば8ビットに固定されたならば、値の範囲が例えば-128〜127に設定される。

【0004】

【発明が解決しようとする課題】アプリケーションが更に複雑になり、メモリサイズが成長するにつれ、後方互換性が現存の命令セットと一緒に維持されるという制約で、予約ビットを使った範囲を拡張する要求がある。

【0005】

【課題を解決するための手段】概して、本発明は、複数のフィールドを有する第1コンピュータ命令でデータフィールドの値を拡張する方法に関連される。命令内に任意の未使用データビットが存在するか否かを決定し、もし存在するならば、未使用ビットの全て又はいくつかを用いて、データフィールド内に含まれる値を拡張する。拡張データフィールドを用いたコンピュータ命令は、未拡張データフィールドを用いたコンピュータ命令と後方互換である。

【0006】本発明の一態様は、複数のフィールドを有し、演算コード（「オペコード」）用のフィールドと、定数、オフセット値、又は、任意の他の値である情報フィールドとを含んだコンピュータ命令で、情報フィールドを拡張する方法に関連される。また、命令は、予約ビットを含んだ予約フィールドを有する場合もある。本発明によれば、予約フィールドのビットは、情報フィールドと組合されて拡張フィールドを形成する；それから、拡張フィールドは、オペコードによって示された演算で用いられる。情報及び予約フィールドを組合せることが、Nビット（符号ビットを含む）の情報フィールドを、N+Mビットの第1記憶位置にロードし、Mビットの予約フィールドをN+Mビットの第2記憶位置にロードすることを含む場合がある。N及びMは整数である。第1記憶位置内の情報フィールドは符号拡張される。次に、第2記憶位置はNビットだけ左にシフトされ、右端でゼロにシフトされる。そして、第1記憶位置は、第2記憶位置と一緒にビットワイズで排他的論理和（bitwise exclusive OR'd）（XOR）をとられて拡張フィールドを引き出す。その結果は、後方互換な拡張フィールドである。

【0007】本発明のこれら及び他の利点と特徴とは、添付図面と共に取り上げられることになる以下の詳細な説明によって当業者に明らかになるであろう。

【0008】

【発明の実施の形態】本発明における一実施の形態では、即値命令の符号なしオペランドが、命令によって同様に運ばれた予約ビットを用いて拡張され得る。例えば、10ビット符号なし即値オペランドが、1予約ビットによって拡張されたと考え、予約ビットは、エンコ

ードによってゼロになるように要求され、もしそうでなければ命令はトラップする（割り込む）。予約ビットは、即値オペランドにおける将来の拡張ビット内の「1」になる場合もある。従って、即値範囲「0xxxxxxxx」つまり0〜1023の範囲が、「1xxxxxxxxxxxx」つまり1024〜2047の範囲になる場合もある。符号なし数の予約ビットにおけるこの使用は、予約ビットの任意数に適用され得る。

【0009】命令が符号付き即値オペランドを用いた時、暗黙の符号拡張は、即値オペランド内の値が自然符号付き範囲内に拡張されるように、配列される必要がある。本来の即値フィールドにおける最上位ビットは、現存するネガティブエンコードと後方互換性を確保するために、符号拡張されなければならない。これを達成するための一例は、本来の符号拡張の即値を取り出し、即値とXORとの最終ビットを丁度通り過ぎた予約ビットを左にシフトすることである。予約ビットが現存するバイナリ内でゼロであるから、XORは、現存する符号付き即値に影響を与えない。しかしながら、予約ビットが1に設定された時、符号付き即値の範囲における正確な拡張が存在する。例えば、10ビット符号付き即値の使用：10ビットの即値範囲は、「0xxxxxxxxxx」つまり0〜511の範囲であり、又は「1xxxxxxxxxx」つまり-512〜-1の範囲である。付加的な予約ビットで、その範囲は「01xxxxxxxxxx」つまり512〜1023と、「11xxxxxxxxxx」つまり-1024〜-513とに拡張される。「0xxxxxxxxxx」の場合に、セット予約ビット、つまり「1」のXORが512に符号付き値を加える。「1xxxxxxxxxx」の場合に、セット予約ビットのXORは符号付き値から512を減じる。これにより、所望の増加が範囲内で与えられる。この技術は、予約ビットの任意数に適用され、アーキテクチャの寿命の点で何倍にも適用さえる。

【0010】図1は、本発明の予約ビットを用いて、定数を拡張した特定の実施の形態を図示的に示す。本発明の好ましい実施の形態は、64ビットアーキテクチャ（即ち汎用レジスタが64ビット幅である）を有するマイクロコンピュータに組み込まれるが、初期設計の32ビットアーキテクチャ（即ち32ビット幅のレジスタ）に後方互換性を提供する。本発明の理解を過度に複雑にしないために、本発明の動作を記載する際に、レジスタがより小さいものと仮定する。図1では、即値命令（図示せず）に含まれる即値110が示される。図1は、ビットa、b、c、d、e、f、gから成る定数112と、値「s」の符号ビット114を含むような即値110を示す。オペランドが13ビットレジスタの下位ビット内にロードされると仮定する。符号ビット114は、当然ではあるが、上位5ビット116を通して拡張されるであろう。この例では、命令によって搬送され、

「0」と「1」との種々の組合せを表す値 u, v, w, x, y を有する5つの予約ビット120が存在する。予約ビット120は、別のレジスタの下位5ビット内にロードされ、そして、左に（最上位ビットに向かって上方に）シフトされてオペランドにおける符号ビットで対応するビット位置の直ぐ左に位置させる（即ち、オペランド及び符号がビット位置0～7内に存在する場合には、ビット位置8である）。予約ビット120が符号拡張ビット116と一緒にXOR124（排他的論理和）され、拡張されたオペランド値150内における5ビットの結果、即ち h, i, j, k, l 126を生成する。その全結果は、オリジナルな定数値、即ち値110のビット $a \sim g$ と、オリジナルな符号ビット114とから成る拡張された値150である。従って、拡張された値150は、符号ビット「s」114と、定数112と、XOR演算によって生成された新しい5ビット i, j, k, l, h 126を含む。拡張された値150は、もし全ての予約ビット120がゼロであるならば、符号拡張された値110と同じである。この場合には、ビット h, i, j, k, l は符号ビット114のコンテンツを有することができる。異なるバイナリ組合せと一緒に予約ビット120を変更することによって、値110の範囲を増加できる。

【0011】図2は、予約ビットが定数の値に影響を与えない状況を示す。図2は、11ビットの汎用記憶位置210が、即値命令によって、その命令により運ばれた8ビット符号付き値（ビット p, q, r, s, t, v と「0」符号ビット）にロードされる。符号は、レジスタにおける残りの上位3ビットに拡張される。ここで、その命令は、全て「0」である3つの予約ビット212を運ぶ。図1の例に関して記載されるように、予約ビットは別のレジスタにロードされ、位置決めされるので、レジスタ記憶位置210の最も左側の3ビットと一緒に、即ちレジスタ210内にロードされた値の符号の拡張と一緒にXOR（排他的論理和）される。XOR（排他的論理和）することの結果が、レジスタ216内の記憶位置によって与えられ、図に示されるように、レジスタ210内にロードされ（且つ符号拡張され）たものと変わらない。従って、記号214の値は記号210の値と同じである。引き続き、11ビットレジスタ220が、命令によって、8つの下位位置内における2つの補数形で負の即値と、残った3つの上位ビット位置内の上方へ拡張された符号とに、現在、ロードされている。再び上記のように、命令は3つの予約ビット220を運ぶ。その予約ビットは、別のレジスタ内にロードされ、シフトされてレジスタ220の符号拡張に対応するビット位置内に位置決めされる。レジスタ220の上位ビットがそのように配置されるので、記号220の記憶位置における最も左側の3ビットが予約ビット222と一緒にXOR（排他的論理和）された時、生じたビット226は3ビ

ットである。従って、記憶位置224の値は、記憶位置220の値と同じである。予約ビットがゼロであり、この特定の実施の形態では、それがアーキテクチャによって設定された時、最も左側の3ビットと一緒に予約ビットをXOR（排他的論理和）することがその値に影響を与えないことを、図2は示している。

【0012】図3は、予約ビットが本発明によってセットされた時に、特定の実施の形態における結果を示す。図3では、記憶位置310は、符号を示す最上位ビット311と一緒に正のバイナリ数を含む。この場合には、符号311は正、即ち「0」である。記憶位置314は、最も左側のビット315が符号ビット「1」を有する8ビットの負の数を示す。この例では、値320, 322, 324, 326を有する2つの予約ビットが存在すると仮定する。例えば、記憶位置310が2ビット312だけ符号拡張されるとする。もし符号ビット312が予約ビット320と一緒にXORされたならば（ステップ330）、XORの結果が記号342、即ち「00」であり、そして位置340の範囲が0～127である場合に、記憶位置340の値が得られる。次に、もし記号326の予約ビット「11」が記憶位置314の符号拡張ビット316と一緒にXORされたならば（ステップ332）、その結果は、+128～+255の範囲における位置344内の「00」345である。それから、ステップ334において、予約ビット「01」322が、位置310の符号拡張ビット312と一緒にXORされる。これにより、記憶位置346内の結果「01」347が与えられ、記憶位置346が正の範囲256～383を与える。最後に、ステップ336では、予約ビット「10」324が、位置314内の符号拡張ビット316と一緒にXORされ、384～511の正の範囲を備えた位置348内の「01」349を与える。従って、位置310内における0～+127の正の範囲は、2つの予約ビットを用いて0～511まで拡張されている。また、「00」である予約ビット320によって示されるように、この演算は後方互換性があり、即ち位置340内で拡張された値は位置310内と同じ値である。

【0013】記憶位置314内の-128～-1の範囲を拡張するために、同様の手順が行われる。最も左側のビットは、位置360, 362, 364, 366内の拡張された負の数で符号ビット「1」である。位置360の2ビット361に対して、予約ビット324は、位置310の符号拡張ビット312と一緒にXORされる。2つのビット363は、ビット316と一緒にXORされた2つのビット322からである。ビット365は、ビット312と一緒にXORされたビット326である。そして、ビット367は、ビット320と一緒にXORされたビット312である。従って、負の範囲13は-512～-1に拡張される。また、「00」である

予約ビット320によって示されるように、この演算は後方互換性である。即ち、位置366内で拡張された値は位置314内の値と同じである。

【0014】図4は、本発明における特定の実施の形態を簡略化した流れ図を示す。図4ではステップ410において、Nビット即値フィールドは、長さの点で少なくともN+Mビットである位置A内にロードされる。ここに、N及びMは整数である。即値フィールドは、ステップ412内で拡張された符号である。Mビット予約フィールドはステップ414内で位置Bにロードされる。位置Bの長さは少なくともN+Mビットである。ステップ416において位置Bが、Nビットだけ左にシフトされ、右をゼロで満たす。ステップ418では、位置Aが、位置Bと一緒にビットワイズでXORされ、その結果を得る。その結果は、N+MビットからRビット420まで符号拡張される。ここに、Rは整数であり、 $R \geq N+M$ である。その結果の符号ビットは、Mフィールドの最も高いビットと一緒にXORされたNフィールドの最上位ビットであるので、別の実施の形態では、これが計算され、最終結果においてエンコードされていない上位の全てのビットに提供されることもできる。従って、エンコードされた範囲は、 $[-2^N(N+M-1), +2^N(N+M-1)]$ である。別の実施の形態では、その位置は、長さ64ビットである汎用レジスタであるかもしれない。

【0015】特定の実施形態では、図4に対する予約アルゴリズムは、ソフトウェア内で実現され、アセンブラにより利用され、拡張されたフィールドを使った命令セットをエンコードできる。Nビット即値範囲を拡張するために、Mビット予約フィールドを用いた変更アルゴリズムは：

【表1】

表1

110011		s		d		r	
31	26 25			10 9	4 3	0	
MOVIs, Rd							
source ← SignExtend(s);							
Rd ← source;							
Rd ← Register(result);							

【0019】表2は、本発明における特定の実施の形態内でのLD.L命令（オペコード100010）の詳細な説明を示す。ロングワード（32ビット）は、第1ソースオペランド、即ちレジスタ「m」のコンテンツを、4により位取りされた（2ビットだけ左にシフトされた）10ビット即値に、つまり「s」に加えることによって形成された有効アドレスからロードされ、即ちLD.Lである。ロングワードは結果レジスタ、即ち

1. 範囲 $[-2^N(N+M-1), +2^N(N+M-1)]$ 内のRビット数を取り出し、
2. ステップ1の下位Nビットを選択し、即値フィールドとして格納し、
3. NビットからN+Mビットまでステップ1の数を符号拡張し、
4. ステップ1の結果とステップ3の結果とをXORし、
5. ステップ4の結果をNビットだけ右にシフトし（充填値は「don't care」である）、
6. ステップ5の下位Mビットが予約フィールド内に格納される。

【0016】2つの例を与える表1及び表2は、予約ビット「r」を使用して64ビットレジスタ「d」内にロードされた16ビット定数「s」を拡張するか、又は10ビットアドレスディスプレースメント（変位）「s」を拡張するかのいずれかであった。

【0017】表1は、本発明における特定の実施の形態内でのMOV I命令の詳細な説明を示す。マイクロプロセッサは64ビットレジスタを有し、命令の長さは32ビットある。オペコード「110011」を有するMOV I命令は、16ビット即値フィールド「s」を符号拡張し、レジスタ「d」即ちR_d内にその結果を格納する。「r」フィールドは4つの予約ビット用であるかもしれない。予約ビットを用いて、M=4及びN=16の場合に、図4を用いて16ビット即値フィールドを拡張することもできる。異なるオペコードが必要になる場合もある。

【0018】

【表1】

「d」内で符号拡張される。「r」によって示された4つの予約ビット0～3がある。予約ビットを用いて、M=4及びN=10の場合に、図4を用いて10ビット即値を拡張することもできる。異なるオペコードが必要になる場合もある。

【0020】

【表2】

【表2】

表2

100010	m	s	d	r
31	26 25	20 19	10 9	4 3 0
LDL Rm, s, Rd				
base ← ZeroExtend64(Rm);				
offset ← SignExtend10(s) << 2;				
address ← ZeroExtend64(base + offset);				
result ← SignExtend32(ReadMemory32(address));				
Rd ← Register(result);				

【0021】ハードウェア具体化における特定の実施の形態

特定の実施の形態では、本発明は、ゼロ又はルート階層レベルで、S5コア500ユニットを有するCPU内で実行される。コンピュータコア500は、階層レベル1で6つのユニットを有し、オプションで着脱自在な浮動小数点ユニット(FPU)を含む。図5は、本発明にお

けるコンピュータコア500の一例の簡略化ブロック図を示す。表3はS5コア内の各ユニットの機能を示す。命令フローユニット(IFU)210は、整数命令を処理することを含み、更に付録1で記載される。

【0022】

【表3】

【表3】

表3

階層レベル	ユニット名	略称	説明
0	S5コア500	S5	最上位レベルコアブロック
1	バスインタフェースユニット505	BIU	周辺モジュールのような外部モジュールと外部メモリインタフェースとにバスアクセスを制御する。
1	命令フローユニット510	IFU	CPUパイプのフロントエンド：フェッチと、デコードと、イシュウ及び分岐。またモードBエミュレーションを含む。
1	整数／マルチメディアユニット520	IMU	全ての整数とマルチメディア命令とを取り扱う。メインCPUデータバス。
1	命令キャッシュユニット530	ICU	命令キャッシュと命令変換索引バッファ(TLB)とを比較する。
1	ロード／ストアユニット540	LSU	全てのメモリ命令とデータキャッシュコントロールとを取り扱う。
1	データキャッシュユニット550	DCU	データキャッシュとデータ変換索引バッファ(TLB)とを比較する。
1	浮動小数点ユニット(図示せず)	FPU	着脱自在な浮動小数点ユニット、パイプ制御、及び実行パイプ(図5に図示せず)。

【0023】図6は、整数／マルチメディアユニット(IMU)520の一例のブロック図を示す。特定の実施の形態では、IMU520はcpu算術命令を取り扱い、整数、マルチメディア演算、及び、論理命令を含む；ロード／ストアアドレス計算と範囲外(アドレス誤り)検出；分岐と一部分岐との比較；及び分岐ターゲットアドレス計算。IMU520の計算は、第1(exe1)、第2(exe2)、及び、第3(exe3)パイプラインステージの間に生じるかもしれない。サブユニットの多くは1サイクルの実行時間を有するが、乗算器は3サイクルの待ち時間を有する。この実施の形態のIMU520はシンプルなパイプラインである。もしifu_imu_install信号、又はifu_imu_i

nvalidate信号が受信されなければ、従属信号により遮断されることなく、データが各サイクルをパイプライン内で進む。IMU520は、IFU510からその入力の多くを取得する。メイン信号はソースオペランドとオペコードワードとである。IMU520は、exe1及びexe2パイプラインステージ(1又は2サイクル命令)、又は、exe3パイプラインステージ(3又は4サイクル命令)でその結果を送ることができる。

【0024】特定の実施の形態では、IMU520は7つのユニットを有する。表4は図6内のIMUブロックの説明を与える。「AN INTEGER INSTRUCTION SET ARCHITECTURE AND IMPLEMENTATION」という名称の同時出願の

米国特許出願第09/410,683号(弁護士事件番号第16869A-0003700US)は、全ての目的のためにそっくりそのまま本出願の一部に含まれ、

【表4】

表4

階層レベル	ユニット機能	略称	説明
2	加算器	ADA 616	整数及びアドレス加算器
2	加算器	IMA 620	sind 加算器
2	セレクタ	XSL 630	exe1 exe2 exe3の結果マクス
2	エクストラハードウェア	XHW 640	特定の命令のサポート
2	シフト/シャフル	SHF 650	シフト及びシャフル
2	乗算器	MUL 660	整数及びsind 乗算器
2	制御	XCT 670	制御ブロック

【0026】例えば、ADA616は、IFU510又はLSU540のアドレス指定と、整数加算、減算又は比較とを行うことができる。ADA616は64ビット加算器を備えることもできる。第2入力は減算又は比較用に反転される。範囲検査も行うことができる。

【0027】例えば、IMA620は2つのアドレスを含み、各アドレスが1つの32ビット加算、2つの16ビット加算、又は、4つの8ビット加算を実行する。各タイプの加算は、内部に桁上げを含み、全ての加算に対して同時に起動される。その結果が8ビットベクトルになる場合には、これによってバイト処理が可能となるだろう。第2ソースオペランドは、減算及び比較を許容するように、反転されることもできる。

【0028】特定の実施の形態におけるXHW640は、他のブロックのハードウェアを再利用することによって実行することが困難な命令を取り扱う。その命令は実行用の自らのハードウェアを有し、論理AND、OR、AND C、及び、XORと、MOVI、SHORI、及び、NSB命令を含むことができる。

【0029】例えば、SHF650は、64ビットソース内のバイト量のディスプレースメント(変位)を含んだ命令だけでなく、シフト関連命令を実行することができる。それは、飽和時にイシュウ(発行)された1サイクル遅れ(exe2)を除いて、1サイクル(exe1)内にその命令の多くを実行する。また、それは、もし飽和時のコマンドがexe2で生成されたならば、その飽和値をマクス(多重化)する。

【0030】シャフル及びバイトディスプレースメント機能も同様に、3ステップ内でSHF650によって実行されることが好ましい。第1ステップは、シャフルマトリクス用の制御信号を作成する。第2ステップはバイトを移動する。最後のステップは、もしexe3で必要とされるならば、飽和値をマクスする。

【0031】飽和検出は、SHF650によって個別に行われる。それは、シフトパス(経路)からのオペランドとマスクとを使用し、シフト及びシャフルの第2サイクル(exe2)のために飽和コマンドを生成するこ

とができる。

【0025】

【表4】

とができる。

【0032】例えば、MUL機能660は、乗算関連命令を実行し、SIMD(単一命令多重データ)整数乗算を含む。命令の多くは3サイクル内で終了するが、いくつかの命令は、終了するまでに4サイクルを必要とする。ブースエンコードアルゴリズム(Booth encoding algorithm)を用いて、乗算を実行できる。

【0033】XCT670は、IFU510によって供給される種々の制御信号をバッファに保留し、且つ広めるために動作できる。その種々の制御信号は各実行ブロック用に再現できるように必要とされる。また、それは、パイプ内での命令位置の小さな表を保持することによって、パイプ内でのブロックを制御することもできる。XCT670は、有効、ストール(停動)、及び、無効の信号を考慮することができる。

【0034】本発明における特定の実施の形態では、例えば、表1及び表2で与えられた命令がIFU510内でデコードされ、符号拡張後に、4ビットXORがデコードパスに追加されて「s」の範囲を増大させる。別の実施の形態では、例えば、MOVI内の即値命令「s」、又は、LD.L内のディスプレースメント「s」を、汎用レジスタ(GPR)と、別のGPR内の予約ビット「r」と、IMU250内で達成されたシフティング(シフト処理)、XOR論理、及び符号拡張とにロードできる。

結論

上記実施の形態では、本発明は、特定の典型的な実施の形態に関して記載されている。他の実施の形態は当業者にとって明らかであろう。例えば、命令の長さは16ビット又は64ビットでもよく、そしてマイクロプロセッサは16、32、126ビットバス及びワードで動作することもできる；図4のアルゴリズムは、ハードウェア、ソフトウェア、又はその両方の組み合わせにおいてダウン可能である；そして、データはリトルエンディアン又はビッグエンディアンのいずれかのフォーマットにすることもできる。従って、添付された特許請求の範囲とその等価形態の全範囲とで説明されるように、本発明

の幅広い思想及び範囲から逸脱することなく、種々の変更及び変形を実施できることは明らかであろう。

【0035】

【発明の効果】本発明によれば、即値命令の符号なしオペランドが、命令によって同様に運ばれた予約ビットを用いて拡張され得る。符号なし数の予約ビットにおけるこの使用は、予約ビットの任意数に適用され得る。この技術は、予約ビットの任意数に適用され、アーキテクチャの寿命の点で何倍にも適用さえできる。異なるバイナリ組合せと一緒に予約ビットを変更することによって、値の範囲を増加できる。予約アルゴリズムは、ソフトウェア内で実現され、アセンブラにより利用され、拡張されたフィールドを使った命令セットをエンコードできる。

付録1：命令フローユニット（IFU）

1-1 概観

命令フローユニット（IFU）はS5コアのシーケンサとして機能する。IFUはコア内の命令及びデータの流れを調整し、且つコア内部アクティビティを伴う外部イベント（事象）をマージする。その主な機能は、命令キャッシュユニット（ICU）から命令をフェッチし、その命令をデコードし、その相互依存性を解決し、レジスタファイルからオペランドを読み出し、デコードされた命令及びオペランドを実行ユニット（整数マルチメディアユニットIMU及びロードストアユニットLSU）に送出し、実行ユニットからその結果を回収し、そしてレジスタファイルにその結果を書き込むことである。更に、IFUは、命令キャッシュミス時に、バスインタフェースユニット（BIU）と接続し、外部メモリからの欠落した命令で命令キャッシュを満たす。また、IFUは、外部可観測性のためにS5コア内部データの転送を調整するために、デバッグユニットにも接続する。

【0036】アーキテクチャはモードA及びモードBと呼ばれ、その間で切り替わるための機構を有する2つの命令セットを提供する。

【0037】モードA命令セットは、固定長32ビット符号化を用いる命令を表す。モードAは、最適動作が必要とされる場合に、又は、CPU制御及び構成機構にアクセスするために用いられる。典型的には、全てのモードA命令は4バイト長であり、4バイト境界上のメモリ内に保持される。命令は、0～31を付された32ビットの集まりとして記載される。

【0038】モードB命令セットは、固定長16ビット符号化を用いる命令を表す。モードBは、SHアーキテ

クチャの以前の態様とのユーザモード命令レベル互換性を提供する。モードBは、コード密度或いはSH互換性が要求される場合に用いられる。

【0039】IFUの別の主なタスクは、順序制御の役割に加えて、全てのモードB命令のエミュレーションを実行することである。詳細には、全てのモードB命令は、1つのモードA命令か、又は、モードA命令のシーケンスのいずれかに変換される。その後、これらの（モードA）命令は、元のモードA命令実行意味にわずかに変化を加えて実行される。このエミュレーションアプローチを用いる場合、モードB命令を実行するのに必要な論理は、数ブロック内で切り離すことができる。これは、モードBの定義が変化した場合に、又は、モードB互換性に対する必要条件が欠落した場合に、少数の論理ブロックのみが影響を受け、そのブロックしか再実行される必要がないという利点を有する。

1.1.1 ブロック図

図7は、全ての内部ブロック及び全ての外部インタフェース用ユニットを有する簡単なIFUブロックを示す。S5コアの順序制御機能のため、IFUは、コアに搭載された大部分の他のユニットとのインタフェースを有する。IFUとBIUとの間のインタフェースは、命令キャッシュへの命令のロードを開始する。IFUとICUとの間のインタフェースは、実行のための命令のフローを提供する。IFUとIMU/LSUとの間のインタフェースは、命令、オペランド、結果及び命令を実行可能にするための制御信号を送受信するための経路を提供する。IFUとデバッグユニットとの間のインタフェースは、S5コアと外部デバッグ用エージェントとの間で、サンプリングコマンド、サンプリングされたデータ及び他のデバッグコマンドを交換するのを容易にする。これらのインタフェースに加えて、IFUは、外部割込みをサンプリングし、且つ、仲介する外部割込みコントローラから外部割込み信号を受信する。そのIFUは、内部例外でその外部割込みを仲介し、非同期イベントを処理するために適当なハンドラを起動する。

【0040】内部的には、IFUは、その機能に従ってブロック、即ち命令キャッシュ制御ユニット、フェッチユニット、分岐ユニット、デコードユニット、パイプ制御ユニット、及び、オペランドファイルユニットに分割されることが可能である。表5は、これらのブロック及びその頭文字を掲載する。

【0041】

【表5】

【表5】

表5

階層	ブロック名	略称
2	命令キャッシュ制御ユニット	ICC
2	フェッチキャッシュ	FE
2	分岐ユニット	BR
2	デコードユニット	DEC
2	パイプ制御ユニット	PPC
2	オペランドファイルユニット	OF

【0042】1. 1. 2 IFUブロックの機能の説明

・命令キャッシュコントロール (ICC)

ICCは、命令キャッシュへのアクセスをセットアップするために、FEと内部的に、且つICUと外部的に通信する。標準的には、FEは、命令フェッチアドレスと、ICCへの「フェッチ要求」を示す1組の制御信号とを供給する。その代わりに、ICCはFEに、2ワードに整列した命令ワードを送出する。命令キャッシュが欠落する場合に、BIUに対する再充填サイクルを開始し、外部メモリから欠落しているキャッシュラインをロードする。再充填は、FEが元のフェッチアドレスに継続している間に生じる。別の方法では、FEは、命令を返送する必要がある「プリフェッチ要求」を与えるか、又は、キャッシュが欠落する場合に再充填を起動する必要がある「フェッチ要求」を与える。これらの異なるタイプの要求を取り扱うために、FEとICCとの間で1組のプロトコルが定義される。

・フェッチユニット (FE)

命令がキャッシュからフェッチされる場合、その命令は1組の4つの命令バッファに保管されるか、又は、ターゲットアドレスレジスタに関連するバッファ空間(TO-T7、即ちIAR)に格納されるようになる。厳密には命令が格納される場所は、命令のFE及びISAモードによりその命令がどのように要求されるかによる。しかしながら、最終的には、2つの命令バッファのうち1つ(モードAデコード器の場合のib0、及び、モードBデコード器の場合のib2)にシフト/移動し、その中でデコードされ、実行ユニットに送出されるであろう。これらのバッファ間での命令のシフト/移動は、これらのバッファ空間の使用率を最適化しようとするFEにより制御される。

【0043】FEの別の役割は、フェッチされた命令のアドレスから順次アドレスを導出し、その命令が必要になる前にこれらの命令を「プリロード」することである。「プリロード」命令は実行されることは保証されず、それゆえ無駄な電力消費の一因となる可能性もあるため、FEにより実施されるプリロード動作は、過剰な電力使用が生じるほど積極的に行うべきではない。一方、この動作は、必要な命令のフェッチの遅れに起因して、過剰な無駄が生じることもないように、あまりに少なすぎてもならない。

・デコードユニット (DEC)

S5コアがモードA (ISA==1) 下で実行中に、モードAデコード器は、ib0の命令をデコードし、そのデコードした命令情報を、内部ではFE、BR及びPPCに、外部ではIMU及びLSUに送出する。これらの情報により、PPCが、レジスタ使用ハザード(リード・アフター・ライトの真の依存性及びライト・アフター・ライトの非依存性)及び命令直列化要件を迅速に解決できるようになる。また、その情報により、IMU及びLSUは、更に命令をデコードすることなくデータ演算を開始できるようになる。分岐命令の場合、迅速な部分デコード分岐命令により、BRは、分岐条件を統計的に予測できるようになり、最も早い時間に分岐を決定する可能性もある。

【0044】S5コアがモードB (ISA==0) 下で実行中に、全ての命令は、Tステージと呼ばれる、付加的なモードBパイプラインステージを介して進む。その命令は、最初にib2まで移動する必要がある、その中でその命令は、1つ又は多数のモードAエミュレーション用命令に変換されるようになる。その後、エミュレーション用命令はib0に移動し、その中では標準モードA命令の実行が再開される。いくつかの論理ブロックのある細部を除いて、S5コアの残りの部分は、これらの2つのモード間の差を知るべきではない。

・分岐ユニット (BR)

分岐ユニットは、ISA仕様書に定義される全ての分岐に関する命令を取り扱う。分岐ユニットは、デコードされた分岐命令をDECから受信し、分岐条件及びターゲットアドレスがわかるか否かを決定し、その分岐を決定/予測し始める。分岐条件が未知である場合には、分岐命令の「1」ビットに基づいて、BRは統計的に分岐条件を予測するであろう。その後、予測された命令がフェッチされ、デコードされる。ある状況では、分岐条件が決定される前に、予測された命令がフェッチされ、デコードされる場合もある。その状況が生じる場合、BRがその予測を正確であると判断するまで、その予測された命令はデコードステージに保持されるであろう。

【0045】分岐命令がデコードされた場合に、ターゲットアドレスが未知である場合には、ターゲットアドレスが使用可能になるまで、分岐命令はデコードステージに保持されるであろう。ターゲットアドレス転送の実施

制約条件に起因して、最適な分岐性能を得るために、準備ターゲット命令と分岐命令との間には適当な「間隔」が必要とされる。

・パイプ制御ユニット (PPC)

ひとたびDECにより命令がデコードされれば、PPCが残りのパイプステージを介してその実行状態をモニタする。PPCの主な機能は、(i) 必要時 (IMUの乗算-累積内部転送の場合) に、全てのソースオペランドが準備状態又は準備可能な状態になるまで命令がデコードステージに保持されることになる、(ii) 命令及び内部/外部イベントにより課せられた全ての同期及び直列化要件が生じる、(iii) 全てのデータオペランド/一時的な結果が正確に転送されるという点で、命令が円滑、かつ正確に実行されるようにすることである。

【0046】パイプコントロール論理を簡単にするために、PPCはモードA命令実行時に、いくつかの観測及び仮定を行う。その仮定の1つは、IMU命令のいずれも例外を生じず、全ての命令が決定的にパイプステージを介して流れるというものである。この仮定によりPPCは、IMUを、入力オペランドが到来する場所及び出力結果が送出される場所を知る必要がない複合データ演算エンジンとして見るができるようになる。その後、全てのデータ転送及びハザード検出論理は、同じ簡単な機構を用いてPPC内に一体化させることができる。LSUパイプライン内の非決定的な演算に対して適応するために、その後、この簡単な機構にいくつかの工夫がなされる。しかしながら、その変更は、特に、LSUパイプラインの特異性においてターゲットとされており、オーバーヘッドが最小限になるようにすべきである。

【0047】PPCの別の主な機能は、命令例外、外部割込み、リセット等のような非順次イベントを取り扱うことである。正常な例外条件下では、PPCの一部は常時アイドル状態にある。イベントが生じる際に、PPCが起動する。PPCは外部割込みコントローラから外部割込み/リセット信号を受信する。PPCはコアの多数の部分から内部例外を受信する。いずれの場合でも、PPCはパイプラインを一掃し、その後、BRにコア状態を保管することを通知し、適当なハンドラに分岐するであろう。多数の例外及び割込みが同時に生じる場合に、構造的に定義された優先順位に従って、その間で仲介する。またPPCは、SR、BLビットを確認して、その割込み/例外が妨げられるべきか否か、及びそのタイミングを知る。

・オペランドファイル (OF)

OFユニットは構造的に定義された汎用レジスタファイルを実現する。さらに、まだ完達されていない一時的な結果を格納し、かつ転送するために「パイプファイル」と呼ばれる、限定形のリオーダーバッファも実現する。S5コアにより採用されたin-order (順次) 実行の性質に起因して、実行結果がout-of-order

r (非順次) に生成される場合もある小さな時間のウィンドウのみが存在する。S5コアはこの特性を利用して、結果が生成された直後に一時的な結果が転送されるようにできる、簡略化した形のリオーダーバッファを実現すると共に、通常リオーダーバッファに関連する高コストのタグ移動/一致機構をなしで済ませる。OFは、このパイプファイルのデータ経路部分を実現する。制御はPPCにおいて実行される。

1. 1. 3 IFUパイプライン構造

基本的なパイプラインフローを理解するために、以下の図には2つの一般的な場合が示される。

【0048】図8は、データ依存性もなく、データ間のリソース依存性もない命令シーケンスを示す。その命令は、パイプライン内に空き (babble) がなく実行される。

【0049】図9は、連続した (back-to-back) 依存性を有するパイプラインフローを示す。これは、全てのIMUの1サイクル実行命令に当てはまる。その結果は、以下の命令に即時利用可能である。その依存性はパイプラインに空気を引き起こさないであろう。

【0050】この節は、図10及び図11に示されるIFUの観点から見たパイプライン構造を議論する。フロントエンドパイプステージは、1.5サイクルの実行キャッシュアクセス時間と0.5サイクルの事前デコードステージとに起因して、わずかに異なって言及されることに注意されたい。・フェッチステージ (F) フェッチステージは1.5クロックサイクル (又は3クロックフェーズ) 間続く。Fステージ中に、ICCは、命令キャッシュにアクセスし、FEに第3クロックフェーズの開始時点でキャッシュヒット/ミスについて通知し、ヒットの場合には、そのフェーズの最後にフェッチされた命令を戻す。FEはFステージの1サイクル中にフェッチアドレスをインクリメントする。フェッチアドレスが奇数ワード境界上に位置する場合には、4だけインクリメントされ、そのインクリメントされたアドレスが同じサイクル中にICCに送出され、後続のサイクル (即ち、現在のFステージにおける第3のフェーズにおいて開始するサイクル) において命令キャッシュにアクセスする。フェッチアドレスが偶数ワード境界に位置する場合には、8だけインクリメントされ、そのインクリメントされたアドレスが、ICCに送出される前に1サイクル間ラッチされる。直後のサイクルの場合、FEは、IA Rプリロード或いは命令キャッシュプリフェッチのような優先順位の低いキャッシュアクセスでそのサイクルを満たす。

【0051】Fステージは1.5サイクル続くが、命令キャッシュは、各サイクルに命令キャッシュを取り扱うことができるようにパイプライン処理される。その結果、FEはサイクル毎に動作する必要がある。

・事前デコードステージ (P)

命令がフェッチされた直後に、その命令は(事前)デコード論理に給送され、その中でDECが迅速に、(i)レジスタファイル(RF)読出しポートのうち任意のポートにアクセスする必要があるか否かを、及び、その命令が、ターゲットアドレスレジスタ(IAR, A)とそれに関連するバッファ空間(IAR, T)とに読み出される必要がある分岐命令であるか否かを判定する必要がある。この事前デコード処理は、RF、IAR, A及びIAR, Tが全て特別に作製したアレイとして実装され、読み出しを開始するためにきれいなクロックエッジを必要とするため、Dステージに対するクロックの立ち上がり前に行われなければならない。これらの2つのタスクに加えて、他のデコードステージタスクは、タイミング要件を満足するためにデコードステージからこのステージに移行される場合もある。

・デコードステージ(D)

このステージの間に、DEC及びPPCがともに命令をデコードし、あらゆる直列化/例外/機能停止条件を検査し、更に利用される可能性のあるソースオペランドがRF、コントロールレジスタスタック、IAR, A等から検索される間に、全ての必要とされるデータ転送を取り扱うように動作する。全てが良好に進行するなら、デコードされた信号は、正確なソースオペランドとともに、実行ユニット(IMU又はLSU)に配向され、微視的なアーキテクチャ状態が更新され、その命令が命令バッファから除去される。その命令が無条件又は分岐すると予測された命令である場合には、いずれかのターゲットアドレスが次のフェッチサイクル間にIAR, Aから検索されるか、又は、ターゲット命令がプリロードされている場合には、その命令及び次のフェッチアドレスが、次のデコード及びフェッチステージの間にIAR, Tバッファから読み出される。

・変換ステージ(T)

コアがモードBで動作している場合、全ての命令がこの変換ステージを通り、モードA命令に翻訳される。コアの残りの部分はサイクル当たり大部分の1(モードA)命令で処理することができるため、モードB命令が1つのモードA命令でエミュレートできない場合には、その変換を取り扱うために多数サイクルかかるであろう。本質的には、モードB命令はTステージに位置し、一方エミュレート用のモードA命令は、サイクル当たり1回、Dステージ及びパイプラインの残りの部分に給送される。モード切替え分岐命令を除いて、DECは単にモードB命令を取り扱うための役割を果たす。

・E1実行ステージ(E1)

条件付き分岐命令の場合、IMUは64ビット比較演算を行うように命令され、E1ステージ中にIFUに1ビットの結果を転送する。この結果ビットは、BR及びDEC(又はPPC)により同時に検査される。それが予測されたものである場合には、変更なく全てが進行す

る。そうでない場合には、DECがDステージの命令を無効にし、一方BRが、次の(E2)ステージにおいて予測誤り修復プロセスを開始する準備をする。

・E2実行ステージ(E2)

BRが前ステージ中に予測誤り分岐を検出する場合には、E2サイクル中に正確な経路にそのフローを再配向する。実際の分岐方向及び正確な次の命令がフェッチされたか否かにより、いくつかのバブルがパイプラインに挿入されるようになる。

【0052】PT命令の場合、E1サイクル中にIMUアドレス加算器により計算された、ターゲットアドレスレジスタのための新しい内容は、OFのパイプラインを介してこのサイクル中にBRに転送され、Wステージ中にターゲットアドレスレジスタファイル(IAR, A)に書き込まれるはずの、パイプラインに類似のステージングキューにラッチされる。しかしながらこの新しい内容は、即時にFEに転送され、FEが次のサイクル中にターゲット命令をプリロードできるようにする。

・E3実行ステージ(E3)

このサイクル中に、ICCがPT命令のターゲットをプリロードするためにICキャッシュ(ICache)へのアクセスを開始することができる。ターゲットプリロードは性能の最適化のためであるため、より高い優先順位のフェッチ要求が存在する場合には、プリロードは生じない場合もある。他の2つの命令、ICBI及びPREFIは、ICC(及び、従ってICキャッシュ)に対する異なる要求タイプを除いて、同様に処理されることに注意されたい。

【0053】また、任意の例外条件が生じたか否かを決定することが、このステージにおいて生じる。E3サイクルの終了前に、PPCは全ての発生する可能性のある例外条件を検査し、内部フラグを立て、ライトバックステージにおいて即時にハンドラ開始シーケンスを開始できるようにする。

・ライトバックステージ(W)

Wステージ中に、例外条件が検出されない場合には、アーキテクチャ状態が更新される。これは、BRにおけるレジスタファイル(RF)、ターゲットアドレスレジスタファイル(IAR, A)、及び、コントロールレジスタを含む。例外条件が検出された場合には、PPCがBRにハンドラ開始シーケンスを開始したことを通知する。

・開始ステージ(L)

例外ハンドラ開始シーケンスは数サイクル間続く。

【図面の簡単な説明】

【図1】本発明の予約ビットを使った定数を拡張する特定の実施の形態を示す図である。

【図2】予約ビットが本発明の定数の値に影響を与えない場合において、特定の実施の形態を示す図である。

【図3】予約ビットが設定された時に、本発明における

特定の実施の形態の結果を示す図である。

【図4】本発明における特定の実施の形態の簡単な流れ図である。

【図5】本発明のコンピュータコアの一例を示す簡単なブロック図である。

【図6】整数／マルチメディアユニットの一例を示すブロック図である。

【図7】付録1において、全ての内部ブロック及び全ての外部インタフェース用ユニットを有する簡単なIFUブロック図を示す。

【図8】付録1において、データ依存性もなく、データ間のリソース依存性もない命令シーケンスを示す図である。

【図9】付録1において連続した依存性を有するパイプラインフローを示す図である。

【図10】付録1においてモードAのIFUパイプラインを示す図である。

【図11】付録1においてモードBのIFUパイプラインを示す図である。

【符号の説明】

110 値

112 定数

114 符号

116 符号拡張

120 予約ビット

124 XOR

126 ビット結果

150 拡張された値

210 記憶位置 (レジスタ)

212 予約ビット

214 記憶位置 (レジスタ)

216 レジスタ

220 記憶位置 (レジスタ)

222 予約ビット

224 記憶位置 (レジスタ)

226 結果ビット

310 記憶位置

311 最上位ビット

312 2ビット

314 記憶装置

315 ビット

316 符号拡張ビット

320 予約ビット

322 予約ビット

324 予約ビット

326 予約ビット

330 ステップ

332 ステップ

334 ステップ

336 ステップ

340 記憶位置

342 2ビット

344 記憶位置

345 2ビット

346 記憶位置

347 2ビット

348 記憶位置

349 2ビット

360 記憶位置

361 2ビット

362 記憶位置

363 2ビット

364 記憶位置

365 2ビット

366 記憶位置

367 2ビット

410 ステップ

412 ステップ

414 ステップ

416 ステップ

418 ステップ

420 ステップ

505 バスインタフェースユニット

510 命令フローユニット

520 整数／マルチメディアユニット

530 命令キャッシュユニット

540 ロード／ストアユニット

550 データキャッシュユニット

616 アドレス加算器 (ADA)

620 整数／simd加算器 (IMA)

630 exe1 exe2 exe3セクタ (XSL)


640 エクストラハードウェア (XHW)

650 シフト／シャフル (SHF)


660 乗算器 (MUL)

670 制御 (XCT)


【図1】




【図2】




【図3】



【図4】




【図5】



注意：LSU結果はIMUへ行き、そこでは乗算器結果と一緒にマスクされて全てのimu-result-ex3を形成する。32/64ビットバスがブロックの間で動く。

【図6】



【図7】




図7 IFU内部ブロック図

【図8】




図8 データ依存性のない基本的なパイプラインフロー

【図9】




図9 連続したデータ依存性を備えたパイプラインフロー

【図10】




図10 モードAのIFUパイプライン図

【図11】




図11 モードBのIFUパイプライン図